(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31280 (P2000-31280A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

酸別記号

FΙ

テーマコート*(参考)

H01L 21/768 21/28

H01L 21/90 21/28

С L

審査請求 未請求 請求項の数10 OL (全 5 頁)

(21)出願番号 特願平11-171020

(22)出願日

平成11年6月17日(1999.6.17)

(31)優先権主張番号 09/099093

(32)優先日

平成10年6月17日(1998.6.17)

(33)優先権主張国

米国 (US)

(71)出願人 390039413

シーメンス アクチエンゲゼルシヤフト SIEMENS AKTIENGESEL

LSCHAFT

ドイツ連邦共和国 D-80333 ミュンヘ ン ヴィッテルスパッハープラッツ 2

(72)発明者 ヨンージン パク

アメリカ合衆国 ニューヨーク ポーキー プシー キンダーフック ドライヴ 33

(74)代理人 100061815


弁理士 矢野 敏雄 (外2名)

(54)【発明の名称】 集積回路のためのメタライゼーション装置

(57)【要約】

集積回路のためのメタライゼーション装置を 【課題】 形成することである。

【解決手段】 基板とこの基板の上方に配置される誘電 体層と複数の電気的導体路とを有しており、一部の導体 路は誘電体層のレベルの上に配置されており、別の一部 の導体路は切欠かれて誘電体層の表面部分に設けられて いる。また基板を形成し、誘電体層を基板の表面上に形 成し、複数のビアホールを誘電体層内へ形成して誘電体 層に通し、凹部を誘電体層の表面に形成してピアホール の部分で終端させ、メタライゼーション層を誘電体層の 表面の上方に堆積する際にその一部をビアホールに通 し、一部を凹部に設け、一部を誘電体層の表面上に設 け、メタライゼーション層を複数の導体路を形成するよ うにパターン化し、導体路の一部を誘電体層の1つのレ ベル上に配置し、導体路の別の一部を凹部に配置する。



【特許請求の範囲】

【請求項1】 基板と、

該基板の上方に配置される誘電体層と、

1

複数の電気的導体路とを有しており、

一部の導体路は誘電体層の1つのレベルの上に配置されており、別の一部の導体路は切欠かれて誘電体層の表面部分に設けられている、ことを特徴とする集積回路のためのメタライゼーション装置。

【請求項2】 前記レベルの上の導体路の1つは、誘電体層の表面部分まで切欠かれた導体路の1つに隣接している、請求項1記載のメタライゼーション装置。

【請求項3】 複数の導体路はそれぞれ誘電体層を通る 部分を有している、ことを特徴とするメタライゼーション装置。

【請求項4】 複数の導体路は相互に並列である、請求項3記載のメタライゼーション装置。

【請求項5】 複数の導体路の内、前記1つのレベル上の導体路は誘電体層の上方の表面に配置される下方の表面部分を有しており、誘電体層の表面部分まで切欠かれた導体路は上方の表面部分を有しており、誘電体層の上方の表面に沿って配置される、請求項4記載のメタライゼーション装置。

【請求項6】 基板は半導体基板である、請求項5記載のメタライゼーション装置。

【請求項7】 基板はメタライゼーション層である、請 求項5記載のメタライゼーション装置。

【請求項8】 基板を形成し、

誘電体層を基板の表面上に形成し、

複数のビアホールを表面および誘電体層内へ形成して、 該ホールを誘電体層に通し、

凹部を誘電体層の表面に形成し、該凹部を誘電体層を通 る複数のビアホールの部分で終端させ、

メタライゼーション層を誘電体層の表面の上方に堆積 し、その際にメタライゼーション層の一部をピアホール に通し、一部を凹部に設け、一部を誘電体層の表面上に 設け、

メタライゼーション層を複数の導体路を形成するように パターン化し、該導体路の一部を誘電体層の1つのレベ ル上に配置し、該導体路の別の一部を凹部に配置する、 ことを特徴とするメタライゼーション装置の形成方法。 【請求項9】 基板は半導体基板である、請求項8記載

の方法。 【請求項10】 基板はメタライゼーション層である、 請求項8記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路のための メタライゼーション装置、およびメタライゼーション装 置の形成方法に関する。本発明は特に、導体路間キャパ シタンスの低減されたメタライゼーション装置に関す る。 【0002】

【従来の技術】この技術分野で知られているように、現行の電気的導体路(例えばコンダクティングワイヤ)を 形成する手法は次の方法に分類されている。すなわち、 反応性イオンエッチング法(RIE法)およびデュアル ダマシン法である。

【0003】RIE法では誘電体層10が半導体基板1 2上に形成される。これは図1のAに示されている。ビ アホール14は誘電体層10の選択された領域を通るよ うに、パターン化されたフォトレジストマスク16を用 いてエッチングされる。これは図1のBに示されてい る。マスク16が除去されることが図1のCに示されて いる。メタライゼーション層18はエッチングされた誘 電体層12の表面の上方に堆積されるが、これはエッチ ングされたビアホール14全体にわたって図1のDに示 されるように行われる。第2のフォトレジスト層20は 図1のEに示されるようにパターン化され、メタライゼ ーション層18の一部が露出される。このメタライゼー ション層はメタライゼーション層18にパターン化され る導体路を分離するためのものである。その後RIEプ ロセスが用いられてメタライゼーション層18の露出部 分が除去され、これにより誘電的に分離された導体路 2 2が図1のFに示されるように形成される。

【0004】デュアルダマシン法を用いる場合も、誘電 体層10は半導体基板12の上方に、図2のAに示され ているように形成される。ピアホール14は誘電体層1 0の選択された部分を通るように、パターン化されたフ ォトレジストマスク16を用いてエッチングされる。こ れは図2のBに示されている。マスク16が除去される ことが図2のCに示されている。第2のフォトレジスト 層16,は誘電体層10の上方に形成され、パターン化 されて、ビアホール14の周囲15に存在する誘電体層 10の表面部分が露出される。これは図2のDに示され ている。誘電体層10の露出された表面の部分はエッチ ングされ、凹部14)が誘電体層10内でビアホール1 4の上方部分の周囲に、図2のEに示されているように 形成される。メタライゼーション層18はエッチングさ れた誘電体層10の表面の上方に堆積され、このメタラ イゼーション層の一部はビアホール14を通り、メタラ イゼーション層の他の部分は凹部14)に配置される。 ただしメタライゼーション層18の他の部分は誘電体層 10の表面に配置される。これは図2のFに示されてい る。誘電体層10の上方の表面に存在するメタライゼー ション層18の部分は、例えば化学的機械的研磨(CM P)によって除去され、これにより誘電的に分離された 導体路が図2のGに示されているように形成される。導 体路22,の上方の表面部分は他のデバイスまたは他の メタライゼーション層への接続のために露出されるが、 このことは図示されておらず、メタライゼーション層 1

8の上方にいずれの装置が形成されてもよいことに注意されたい。

【0005】これらの2つの手法において、隣接する導体路22、22、間のキャパシタンスがこれらの隣接する導体路間の距離 d に反比例する。したがってデバイス密度が増大すると相応に距離 d は低減され、隣接する導体路間のキャパシタンスは増大する。キャパシタンスの増大により、導体路22、22、を介して信号の通過が遅延される。

[0006]

【発明が解決しようとする課題】本発明の課題は、集積 回路のためのメタライゼーション装置を形成することで ある。

[0007]

【課題を解決するための手段】この課題は、基板と、こ の基板の上方に配置される誘電体層と、複数の電気的導 体路とを有しており、一部の導体路は誘電体層の1つの レベルの上に配置されており、別の一部の導体路は切欠 かれて誘電体層の表面部分に設けられている構成により 解決される。課題はまた、基板を形成し、誘電体層を基 板の表面上に形成し、複数のビアホールを表面および誘 電体層内へ形成して、このホールを誘電体層に通し、凹 部を誘電体層の表面に形成し、この凹部を誘電体層を通 る複数のビアホールの部分で終端させ、メタライゼーシ ョン層を誘電体層の表面の上方に堆積し、その際にメタ ライゼーション層の一部をビアホールに通し、一部を凹 部に設け、一部を誘電体層の表面上に設け、メタライゼ ーション層を複数の導体路を形成するようにパターン化 し、導体路の一部を誘電体層の1つのレベル上に配置 し、導体路の別の一部を凹部に配置して解決される。

[0008]

【発明の実施の形態】メタライゼーション層は誘電体層の表面の上に堆積されており、メタライゼーション層の一部はピアホールを通っており、メタライゼーション層の別の部分は凹部に配置され、さらに別の部分は誘電体層の表面に配置される。メタライゼーション層は複数の導体路となるようにパターン化され、導体路の一部は誘電体層の1つのレベルに配置され、導体路の他の部分は凹部に配置される。

【0009】このような手法により、電気的導体路はただ1つのマスキングエッチングステップを用いて異なるレベルに形成され、誘電体層を通るビアホールが形成される。またただ1つのメタライゼーションデポジションステップを用いて、2つのレベルの導体路を形成するメタライゼーション層が堆積される。

【0010】本発明の別の特徴によれば、集積回路のためのメタライゼーション装置が作成される。この装置は基板を有し、この基板は基板上に配置される誘電体層を有する。複数の電気的導体路が設けられており、これらの導体路の一部は誘電体層の1つのレベル上に配置さ

Δ

れ、導体路の他の部分は誘電体層の表面部分に切欠かれた状態で設けられている。

【0011】本発明の別の特徴によれば、上述の1つのレベルの導体路の1つは、誘電体層の表面の部分まで切欠かれた導体路の1つに隣接している。

【0012】本発明の別の特徴によれば、複数の導体路はそれぞれ誘電体層を通過する部分を有する。

【0013】本発明の別の特徴によれば、複数の導体路は相互に並列である。

【0014】本発明の別の特徴によれば、複数の導体路の上述の第1の部分は下方の表面部分を有しており、この部分は誘電体層の上方の表面上に配置されており、ここで誘電体層の表面部分まで切欠かれた導体路は、誘電体層の上方の表面に沿って配置された上方の表面部分を有している。

[0015]

【実施例】本発明の他の特徴を、貼付した図面と併せて 以下に詳細に説明する。

【0016】図3のAによれば、基板12、ここでは例 えば半導体基板が複数の能動デバイスを有する形で形成 されるが、詳細には図示されていない。誘電体層10は 基板12の表面の上方に形成される。複数のピアホール 14が誘電体層10を通って図3のCに示されているよ うに形成される。これは図3のBに示されているエッチ ングマスク16を用いて、従来のフォトリソグラフィエ ッチング技術で行われる。ホール14は誘電体層10を 通って基板10までエッチングされる。第2のマスク1 6''は図3のDに示されているように、構造体上に形成 される。マスク16''は図2のDのマスク16'に類似 であることに注意されたい。ただしこの場合、マスク1 61'の開口は隣接する部分間のホール14をカバーして いる。凹部14'は、マスク16''の開口によって露出 された誘電体層10の上表面の上方部分により形成され る。このことは図3のEに示されている。凹部14' は、誘電体層10を通っている複数のビアホール14' の上方部分で終端している。メタライゼーション層18 は誘電体層10の上表面の上方まで、図3のFに示され ているように設けられる。メタライゼーション層18の ビアホール14を通っている部分と凹部14'に存在す るメタライゼーション層18の他の部分とがあり、メタ ライゼーション層18のさらに別の部分は誘電体層18 の上方表面に存在する。このことは図3のFに示されて いる。メタライゼーション層18はマスク16'''によ り図3のGに示されているようにマスクされる。メタラ イゼーション層18は複数の導体路22、22'を形成 するようにマスク16'''によりRIEプロセスを用い てパターン化され、図3のHに示される構造体が作成さ れる。導体路22の一部は誘電体層10の1つのレベル 上に存在しており、導体路の別の部分22'は凹部14 に存在している。このことは図3のHに示されている。

【0017】個々には、図3のAによれば半導体基板1 2上に形成される誘電体層 10は二酸化ケイ素である が、他の誘電体材料を使用してもよいことが理解され る。ビアホール16は誘電体層10を通るように、パタ ーン化されたフォトレジストマスクを用いてエッチング される。このことは図3のBに示されている。ホール は、形成すべき電気的導体路間の分離のために所望され るピッチでエッチングされる。第2のフォトレジスト層 16''は誘電体層10上に形成され、ビアホール14の 周囲に配置される誘電体層10の表面の部分が露出され るようにパターン化されている。このことは図3のDに 示されている。マスク16''のアパーチャはビアホール 14の1つおきに形成されることに注意すべきである。 露出された誘電体層10の表面部分はエッチングされ、 凹部14'が誘電体層10内でビアホールの周囲に形成 される。これは図3のDに示されている。凹部14'は ビアホール14の1つおきの上方部分に形成されること に注意すべきである。

【0018】メタライゼーション層18(図3のF参 照)はエッチングされた誘電体層10の表面上方に堆積 される。ここでビアホール14内を通っているメタライ ゼーション層18の部分は凹部14,にも存在してお り、メタライゼーション層18の他の部分は誘電体層1 0の表面に配置されている。これは図3のGに示されて いる。第2のフォトレジスト層16'''は図3のGに示 されているように、メタライゼーション層18の上方に 配置されている。マスク16'''の開口は凹部14'の上 方のみに位置しており、その際にこのマスク16''' は、凹部14'を有さないビアホール14の上方に配置 されることに注意すべきである。マスク16'''はメタ ライゼーション層18をパターン化するエッチングマス クとして用いられ、このことは図3のHに示されてい る。このようにメタライゼーション層(図3のGを参 照) は電気的導体路22、22'を形成するようにパタ ーン化される。より正確に言えば、RIEプロセスが使 用されてメタライゼーション層18の露出している部分 が除去され、これにより誘電的に分離された導体路2 2、22'が図3のFに示されるように形成される。

【0019】このようにして、図3のHないし図4に示されるようにメタライゼーション装置が集積回路のために作成され、この装置では半導体基板12はこの基板上に配置される誘電体層10を有する。複数の電気的導体路22、22、が設けられており、導体路の一部すなわち誘電体層の1つのレベル上に配置されている部分22はここでは誘電体層10の上方部分に配置されており、導体路の他の部分22、は誘電体層10の表面部分に存在している。複数の導体路22、22、は相互に平行に、紙面に対して垂直方向に延在している。導体路22は下方の表面部分32を有して50

6

おり、この表面部分は誘電体層10の上方の表面33に配置されている。誘電体層10の表面に存在する複数の導体路22'は上方の表面部分34を有しており、この表面部分は誘電体層10の上方の表面33に沿って配置されている。このように隣接する導体路22、22'間の距離は、隣接する22、22'のサイドウォールに沿って、図2のGに関連する上述の距離はよりも大きくなる。例えば図2によれば、距離はは隣接する導体路20、22間のピッチであるが、実際の距離は、は隣接する導体路22、22'での電流を有する部分が離れているので、ピッチはよりも大きくなる。さらに、同じ平る導体路22、22'での電流を有する部分が離れているので、ピッチはよりも大きくなる。さらに、同じ平したので、ピッチはよりも大きくなる。さらに、同じ平の関接する導体路(例えばそれぞれの導体路22、22')間の距離は、、はピッチはよりも大きい。

【0020】上述のプロセスは種々の導電材料を用いて 行うことができる点を理解すべきである。例えばドープ されたアモルファスまたは多結晶シリコン、またはチタ ニウム、窒化チタニウム、窒化タングステン、アルミニ ウム、コバルト、タンタル、窒化タンタル、銅、銀、 金、白金、ルビジウム、酸化ルビジウム、イリジウムま たは酸化イリジウムの内の1つまたは複数の組合せを含 む金属を使用可能である。また、メタライゼーション層 のパターン化はこのメタライゼーション層をエッチング することにより行われ、その際に例えば反応性イオンエ ッチング、イオンミリング、異方性ドライエッチング、 またはピッチが比較的大きい場合にはウェットエッチン グが用いられる。導体路は例えばDRAMセルのワード 線、ビット線、アドレス線、およびコントロールクロッ ク線として使用することもできるし、また例えば通常の 半導体デバイスのデータバス線および入力/出力線とし て使用することもできる。

【0021】図3のAからHに関連する上述のプロセスは、導体路の第2の層を形成するために用いることもできる点に注意されたい。

【0022】その他の実施態様は請求項に記載された範囲に基づく。例えば上述の基板12は半導体基板であるが、この基板はメタライゼーション層であってもよい。

【図面の簡単な説明】

【図1】従来技術による半導体メタライゼーション装置 の概略的な断面図である。

【図2】従来技術による半導体メタライゼーション装置 の概略的な断面図である。

【図3】本発明による半導体メタライゼーション装置の 概略的な断面図である。

【図4】図3のHの部分を示す概略図である。

【符号の説明】

- 10 誘電体層
- 12 基板
- 14、14' ホール
- 16、16'、16''、16'''、20 マスク
- 0 18 メタライゼーション層


22、22' 導体路


* d 距離


【図1】



【図2】









【図3】

E



【図4】

G.



THIS PAGE BLANK (USPTO)